数字信号速率越来越快——USB 3.0是5Gbps,HDMI 2.1到48Gbps,PCIe 5.0达到32GT/s,以太网从千兆到万兆。信号速率越高,波长越短,PCB走线就不再是简单的"导线",而变成了"传输线"。传输线的核心要求就是阻抗匹配,做不到匹配,信号就会反射、失真,轻则通信不稳定,重则完全无法工作。
什么是阻抗
阻抗(Z?)是信号在传输线上传播时感受到的瞬时电阻抗,单位是欧姆(Ω)。它不是直流电阻,而是由走线的几何结构和周围介质决定的特性阻抗。常见标准阻抗值:
-
单端阻抗:50Ω(射频/通用高速信号)、75Ω(视频信号)
-
差分阻抗:90Ω(USB)、100Ω(以太网/PCIe)、120Ω(RS-485/CAN)
阻抗由四个因素决定:
-
走线宽度(W):走线越宽,阻抗越低
-
走线厚度(T):铜箔越厚,阻抗越低
-
介质厚度(H):走线离参考平面越远,阻抗越高
-
介电常数(Dk):板材Dk越高,阻抗越低
为什么需要阻抗匹配
当信号从源端出发,沿着传输线传播到负载端时,如果源端阻抗、传输线阻抗、负载端阻抗三者不一致,信号就会在阻抗不连续处发生反射。反射波和入射波叠加,导致:
-
信号过冲/下冲:电压超出正常范围,可能损坏器件
-
振铃:信号在高低电平之间震荡,导致误触发
-
眼图闭合:高速信号的眼图张开度变小,误码率升高
-
通信失败:严重时信号完全失真,链路无法建立
举个直观的例子:就像水管里的水流,如果管道粗细突然变化,水流就会在变径处产生涡流和回流。信号反射也是同样的道理。
哪些电路需要做阻抗控制
-
信号上升时间 < 走线传播延迟的6倍:这是经验法则。如果信号上升沿很快,而走线足够长,就必须做阻抗控制。
-
速率 > 100Mbps的数字信号:USB、以太网、HDMI、PCIe、DDR内存等
-
射频/微波电路:天线馈线、射频前端、功放输出等
-
差分信号:USB、以太网、LVDS、PCIe等差分对必须做差分阻抗控制
不需要做阻抗控制的情况:低频信号(如GPIO、I2C、SPI在低速模式下)、电源走线、模拟小信号(非高频)。
阻抗控制怎么实现
1. 设计阶段:计算走线参数
用阻抗计算工具(如Polar Si9000、Saturn PCB Toolkit)根据板材参数、层叠结构计算所需的走线宽度。输入目标阻抗值,工具会反推出走线宽度。
2. 制板阶段:工厂调整工艺
工厂根据设计要求的阻抗值,通过调整以下参数来达成目标:
-
走线宽度(蚀刻补偿)
-
介质厚度(选择合适厚度的半固化片)
-
铜箔厚度
-
阻焊厚度(阻焊会影响阻抗,通常影响2-3Ω)
3. 测试阶段:阻抗测试
工厂在拼板工艺边上制作阻抗测试条(Coupon),用TDR(时域反射计)测试实际阻抗值。通常要求阻抗偏差控制在±10%以内(如50Ω±5Ω),高要求产品控制在±5%以内。
阻抗控制的常见误区
误区一:只要走线宽度对,阻抗就一定对
错。阻抗不仅取决于走线宽度,还和介质厚度、铜厚、Dk值、阻焊厚度都有关。同一走线宽度,不同层叠结构阻抗可能差20Ω以上。
误区二:阻抗控制很贵,能不做就不做
对于高速电路,阻抗控制不是"可选项"而是"必选项"。不做阻抗控制导致通信失败,改板成本远高于阻抗控制的额外费用。通常阻抗控制会使PCB成本增加10-20%,但比起通信失败的风险,这个成本是值得的。
误区三:差分对只要等长就行,不用管阻抗
错。差分对不仅要等长,还要保证线间距一致,否则差分阻抗会波动。线间距变化会导致共模噪声增加,影响信号质量。
误区四:打样可以不做阻抗,量产再做
如果产品有高速信号,打样阶段就应该做阻抗控制。原因:
-
验证设计是否正确(走线宽度、层叠结构是否合理)
-
获取工厂的阻抗实测数据,为量产提供参考
-
避免打样时"碰巧能工作",量产时因工艺波动导致良率下降
深圳捷创电子支持单端/差分阻抗控制,阻抗精度可达±5%,提供TDR阻抗测试报告。打样阶段客户如果有阻抗要求,工程团队会根据层叠结构和板材参数协助计算走线宽度,确保阻抗达标。