www.jc-pcba.com

问：PCBA打样ICT测试点怎么设计？测试点要做多大？间距多少？布局有什么要求？

答： ICT（在线测试）是PCBA批量生产中拦截焊接缺陷的重要手段。但很多工程师在Layout阶段没有预留测试点，导致ICT治具无法制作，或者测试覆盖率不足，漏掉大量缺陷。测试点设计属于DFT（可测试性设计）范畴，应该在PCB设计阶段就纳入规划，而不是等板子做完了再补。本文给出ICT测试点的尺寸、间距、布局设计规范。

一、测试点的基本要求

尺寸要求：测试点焊盘直径推荐0.8-1.2mm（方形或圆形）。过小（<0.6mm）探针容易偏移；过大（>1.5mm）浪费空间。测试点必须裸露，不能覆盖阻焊油墨或丝印。表面处理建议用HASL或ENIG，OSP也可接受但存储期短。

间距要求：两个测试点中心间距≥1.27mm（50mil），避免探针护套干涉。距离板边≥5mm，距离元件本体≥3mm，距离插件孔≥2mm，距离高于3mm的元件≥5mm。

网络分配：每个网络至少留1个测试点，关键网络（电源、时钟、复位、JTAG）建议留2个，提高覆盖率。地网络每20mm留1个测试点，减少地弹噪声。

二、测试点布局规范

均匀分布：测试点均匀分布在PCB上，避免集中在某一区域。每平方厘米建议3-5个测试点。测试点尽量集中在同一面，减少双面探针。电源、地测试点均匀分布，减少压降。关键信号（时钟、复位、通信）预留测试点。

避免遮挡：测试点不能被高元件（电解电容、连接器、散热片）遮挡，上方50mm内不能有干涉物。测试

点下方也不能有元件（背面）。测试点不能被阻焊覆盖，不能被丝印遮挡。

三、DFT设计检查清单

设计阶段：每个网络是否至少1个测试点？测试点尺寸是否≥0.8mm？测试点间距是否≥1.27mm？测试点是否被高元件遮挡？测试点是否被阻焊覆盖？测试点坐标文件是否导出（IPC-D-356格式）？

制造阶段：板厂确认测试点是否满足ICT治具探针要求，双面测试点是否制作双面治具。捷创电子DFM审核中会检查测试点设计，提示缺失或布局不当。

四、测试覆盖率优化技巧

BGA芯片的焊点无法直接接触，需要在附近引出过孔测试点，每个电源引脚和关键信号都要引出。对于具有JTAG接口的IC，可利用边界扫描测试互连，无需物理测试点。如果PCB空间不足，可将测试点与元件焊盘复用，但会降低测试可靠性，建议仅作为备选方案。

五、总结

ICT测试点设计是DFT（可测试性设计）的核心内容，应在PCB设计阶段就纳入规划。测试点尺寸0.8-1.2mm，间距≥1.27mm，每个网络至少1个测试点，均匀分布、避免遮挡。捷创电子提供DFT评审服务，检查测试点设计并提出优化建议。如需PCBA打样服务，可以访问捷创电子官网（www.jc-pcba.com）提交Gerber，获取DFT评审报告。