www.jc-pcba.com

问：PCB打样下单前要不要做阻抗设计？什么时候需要指定板材Dk值？不指定会怎样？

答： 很多工程师做PCB打样时，对阻抗设计的态度是“能用就行”——不测阻抗、不指定板材Dk值、不要求板厂提供TDR报告，结果板子回来信号质量差、眼图闭合、DDR跑不稳定。阻抗控制不是“做了更好”，而是高速信号设计的“必选项”。本文从信号速率、走线长度、板材选型三个维度，帮你判断什么时候需要做阻抗设计。

一、阻抗控制到底是什么？

阻抗控制是通过精确控制线宽、线距、介质厚度和介电常数，使走线的特性阻抗匹配设计目标值（如50Ω单端、90Ω差分或100Ω差分）。Dk（介电常数）是影响阻抗的核心参数——板材的Dk值决定介质中信号传播速度和阻抗大小，Dk越高，阻抗越低。

不同的信号接口需要不同的阻抗目标值，具体数值由芯片规格书或总线标准定义，而不是统一套用某一固定值。

二、什么时候必须做阻抗设计？

信号速率≥3Gbps（如USB 3.0、PCIe 3.0、千兆以太网）：3Gbps以上信号对阻抗偏差极其敏感，实测阻抗与目标值偏差超过±10%时，眼图可能直接闭合。这类高速链路通常由芯片规格书定义明确的阻抗目标值（如50Ω单端或100Ω差分），需要板厂按目标值做TDR测试验证。

走线长度>5cm且信号速率>1Gbps：短线容忍度较高，但长走线的阻抗不连续会累积反射，导致信号质量严重恶化。

差分信号（USB、PCIe、LVDS、HDMI）：差分对的阻抗偏差会导致共模转换，增加EMI辐射。100Ω差分阻抗是PCIe和USB的通用标准，但具体数值应按芯片规格书确认。

三、不指定Dk值会怎样？

工厂会按默认值（FR4通常取4.2-4.5）计算阻抗，但不同批次FR4的Dk值波动可达±0.2。如果工厂用Dk=4.2计算，而实际板材Dk=4.5，阻抗会偏低3-5Ω，超出±10%公差。对于10Gbps以上信号，这种偏差可以直接导致眼图闭合。

更隐蔽的风险在于，不同板厂的默认Dk取值逻辑不同——有的用成品板实测值，有的用供应商规格书标称值，二者可能相差0.1-0.3，换算成阻抗就是3-8Ω的区别。同一设计在不同板厂打样可能得到完全不同结果，这才是工程师最头疼的地方。

正确做法：下单时明确指定板材品牌和Dk值（如“生益S1000H，Dk=4.5@1GHz”），并在制板说明中标注目标阻抗和公差。

四、阻抗设计的成本与交期影响

阻抗板成本比普通板高15-30%：需要TDR测试条和检测报告，材料选型更严格，报废率更高。

交期延长1-2天：需要额外做阻抗计算、测试条设计和TDR测试。

高频板材（Rogers等）成本翻倍：Dk值更稳定，但价格是FR4的3-5倍。如果只是3-5Gbps信号，高Tg FR4（生益S1000H）足够，成本可控。

五、需要指定Dk值时的决策路径

信号速率<1Gbps、走线<3cm：不需要阻抗设计，默认FR4即可。这是常见低速/控制信号、I2C、GPIO等场景，Dk波动影响可忽略。

信号速率1-5Gbps、走线3-10cm：建议做阻抗控制，指定板材品牌和Dk值（如高Tg FR4），公差±10%足够。

信号速率>5Gbps、走线>10cm：必须做阻抗控制，指定低损耗板材和精确Dk值（如生益S7136或Rogers），公差±5%。对于10Gbps以上信号，建议联合板厂做叠层预计算，确认层压介质厚度与Dk匹配后再发板。

六、总结

阻抗设计不是“做了更好”，而是高速信号设计的“必选项”。信号速率>3Gbps时，阻抗偏差会直接影响信号完整性；走线>5cm时，长走线会累积反射；差分信号不控制阻抗会导致EMI问题。如需阻抗板PCB打样，可以访问捷创电子官网（www.jc-pcba.com）提交Gerber，获取阻抗计算和TDR测试方案。