www.jc-pcba.com

很多刚入行的硬件工程师习惯在 Altium Designer 或 Allegro 里设置好规则后直接“一键生成 Gerber”。但在捷创的工程预审（DFM）环节，我们发现 90% 以上的工程返工并非源于复杂的电路问题，而是由于忽略了 PCB 制造过程中的物理公差。软件内的“绿灯”不代表产线上的“通行证”。

为了确保你的设计能够顺利进入 SMT 贴装阶段，请在上传文件前对照以下 8 个技术细节进行最后核对。

1. 丝印与焊盘的“安全社交距离”

丝印油墨如果重叠在贴片焊盘上，会导致焊接时锡膏无法与铜面浸润，形成严重的虚焊隐患。

• 技术参数： 丝印文字到阻焊开窗边缘的间距应保持在 ≥0.15mm (6mil)。
• 自检逻辑： 在 CAM 软件或 EDA 视图中，单独开启丝印层与阻焊层（Solder Mask），高亮检查是否存在字符压在焊盘上的情况。

2. “飞线”与未连接网络的零容忍

尽管 EDA 软件会提示连线完成，但在复杂的 BGA 区域或高密度走线中，细小的断路往往被掩盖。

• 自检手段： 重新运行一遍 Un-routed Nets 检查。
• 重点关注： 检查那些处于“孤岛”状态的铺铜，确保所有地平面通过足够的过孔实现低阻抗连接，避免产生悬浮电位干扰。

3. 焊盘与铜皮的蚀刻间距

PCB 是通过化学蚀刻形成的，如果线与线、线与铜皮之间的间距过小，蚀刻不彻底会导致微短路。

• 制造限制： 内层铜皮与过孔焊盘的间距建议保持在 ≥0.1mm (4mil)。
• 专家提示： 检查大面积铺铜时的热焊盘连接，防止因间距不足导致的生产性短路。

4. 元器件封装的物理验证

这是新手最容易翻车的环节：软件库里的封装与实际买到的元器件型号不符。

• 物理校验： 针对核心 MCU、Type-C 接口或 0201 封装电感，务必对照最新的供应商 Datasheet 核对焊盘中心距和焊盘尺寸。
• 推荐做法： 打印出 1:1 的 PCB 纸质图纸，将核心元器件实物按在纸上进行对位校验。

5. 过孔（Via）的盖油与开窗逻辑

过孔是否覆盖阻焊油墨，直接影响 SMT 的焊接质量。

• 工艺风险： 如果过孔紧靠 SMT 焊盘且未盖油，回流焊时锡膏会顺着孔径流向背面，造成焊盘“少锡”或“空焊”。
• 标准建议： 除测试点（TP）外，建议所有信号过孔实施盖油处理，并在 Gerber 备注中明确告知工厂。

6. 钻孔重叠与物理层冲突

在改板过程中，重复放置过孔或残留旧孔会导致钻孔层（Drill Layer）出现重叠孔。

• 物理损伤： 钻机在高速加工时，重叠孔会导致钻针受力不均断裂，并对板材造成微裂痕。
• 核对层： 重点检查 Drill Drawing 层，确保每一个孔位坐标都是唯一的。

7. 阻抗条与信号参考

涉及 USB 3.0、HDMI 或 DDR 等高速信号时，阻抗控制是核心。

• 交付标准： 需在 Gerber 附件中提供明确的阻抗需求表（单端 50Ω/差分 90Ω/100Ω）。
• 捷创建议： 确保受控信号线下方有完整的、连续的参考平面（GND 或 VCC），严禁信号线跨分割区。

8. 物理边框（Outline）的完整性

板框线必须在机械层形成一个连续闭合的环路。

• 常见隐患： 边框线断开或在 Keep-out 层与 Mechanical 层混用。
• 后果： 如果边框不闭合，工厂的 V-Cut 自动机或锣机无法识别路径，会导致报价和排产停滞。

结语： 硬件研发没有“撤销键”，每一处 DFM 隐患都是潜在的成本成本。捷创电子通过自主研发的 BOM 纠错软件 与 数字化工程预审系统，正在帮助全球工程师在投产前拦截这些基础错误。