www.jc-pcba.com

随着5G通信、数据中心、汽车雷达等应用普及，PCB上的信号速率越来越高，阻抗控制从"可选"变成了"必做"。阻抗不匹配会导致信号反射、衰减、串扰，轻则误码率升高，重则系统无法工作。高频高速板的阻抗控制不是"线宽画对了就行"，它涉及板材、层叠、工艺多个环节的配合。

什么是阻抗控制

• 单端阻抗：通常50Ω，用于单端信号线
• 差分阻抗：通常90Ω（USB）或100Ω（以太网、PCIe），用于差分对
• 共面阻抗：走线两侧有接地铜皮，阻抗值由走线宽度和间距共同决定

影响阻抗的关键因素

阻抗控制的工艺流程

• 根据信号类型确定目标阻抗（50Ω/90Ω/100Ω等）
• 选择合适的板材和层叠结构
• 使用阻抗计算工具（如Polar Si9000）计算目标线宽
• 在Gerber文件中明确标注阻抗要求

• 工厂根据客户阻抗要求，结合自身工艺参数（实际铜厚、介质厚度、蚀刻因子等）调整线宽
• 生产时在拼板工艺边上制作阻抗测试条（Coupon）
• 用TDR（时域反射计）测试阻抗条，确认阻抗值在公差范围内（通常±10%）
• 随板提供TDR测试报告

高频高速板的额外注意事项

• 损耗控制：高频下趋肤效应和介质损耗显著，选用低Df板材（如Rogers Df≈0.0037，FR-4 Df≈0.02）
• 参考平面完整：高速信号线下方必须有连续的参考平面（地或电源），避免跨分割导致阻抗突变
• 过孔优化：过孔会引入容性不连续，高速信号过孔建议采用背钻（Stub Removal）或盘中孔（VIPPO）工艺
• 串扰抑制：差分对内等长等距，差分对之间间距≥3W（W为线宽），避免平行走线过长

常见阻抗公差

• 一般要求：±10%（如50Ω±5Ω）
• 严格要求：±5%（如50Ω±2.5Ω），需要更精密的工艺控制
• 测试频率：通常100MHz-1GHz，具体根据应用确定