www.jc-pcba.com

问：PCBA打样测试报告里的“信号完整性”参数怎么看？上升沿、过冲、眼图、抖动都是什么意思？什么值算合格？

答： 很多工程师拿到PCBA测试报告时，看到“信号完整性”一栏直接跳过去——因为眼图、抖动、上升沿这些术语太专业了，看不太懂。但对于高速电路板（PCIe、USB3.0/4.0、DDR、HDMI、5G射频等），信号完整性直接决定了产品能不能稳定工作。如果信号完整性不合格，板子在实验室可能跑得通，到了量产阶段就会出现间歇性死机、误码率高、不同设备兼容性差等问题。本文用通俗语言解读报告里最常见的5个信号完整性指标，帮你看懂测试报告、判断板子质量。

一、什么是“信号完整性”？为什么它很重要？

信号完整性（Signal Integrity，简称SI）是指信号在线路传输过程中保持质量的能力——信号能否按照既定的时序、持续时间和电压幅度到达接收端。

在高速电路设计中，信号完整性差会导致系统不稳定、间歇性死机、不同设备兼容性差、误码率增加等问题。随着数字电路工作速度的提高（如PCIe 6.0达64Gbps、USB4.0 V2达80Gbps），信号完整性问题越来越常见。SI问题和三个因素密切相关：反射（阻抗不匹配导致信号反弹）、串扰（相邻线路间的信号干扰）、损耗（信号随传输距离衰减）。

二、5个关键参数解读：看到什么数据算合格？

① 上升沿时间（Rise Time）

是什么：信号从低电平跳到高电平所需的时间。通常测量10%-90%电压阈值之间的时间差。上升沿越短，信号速率越高，对PCB设计和材料要求也越高。

怎么看：如果板卡设计有明确接口标准（如USB、PCIe），参考标准要求值。通用参考：信号上升时间约是时钟周期的10%，例如100MHz时钟的上升时间约1ns。对于DDR、PCIe等高速信号，测试报告应在标准规定的范围内。

信号质量逻辑：上升沿过缓，说明驱动能力不足或线路损耗过大；上升沿过陡，可能产生过冲和振铃问题。

② 过冲/振铃（Overshoot / Ringing）

是什么：信号跳变时超过目标电压的尖峰（过冲）和来回震荡（振铃）。过冲本质上是阻抗不匹配导致的信号反射。

怎么看：通用参考：过冲幅度应控制在信号幅度的10%以内，振铃应在若干周期内衰减到可忽略水平。

信号质量逻辑：过冲过大会损坏芯片内部电路；振铃持续不退会导致误触发，是设计中需要重点排查的问题。

③ 眼图（Eye Diagram）

是什么：将一串连续的比特流按时钟分割成单个比特，叠加形成的图形，类似张开的眼睛。它是高速串行信号质量的宏观体现。

怎么看：先看眼图有没有碰到眼图模板（规范要求的禁止区域）。碰到模板 → Fail（不合格）；没碰到模板 → Pass。进一步看：眼高（张开高度）越大越好，代表噪声容限大；眼宽（张开宽度）越大越好，代表抖动小、时序裕量大；眼图对称性——上下对称说明占空比正常。

眼图闭合的含义：传输过程中损耗、反射、串扰导致信号失真，眼图会逐渐“闭合”，意味着信号质量下降。

④ 抖动（Jitter）

是什么：信号跳变时刻相对于理想位置的偏移。抖动分两类：随机抖动（RJ）无界，随样本量增加一直增长；确定性抖动（DJ）有界，有限样本下不再增加。

怎么看：参考标准要求。通用经验：抖动应控制在信号单位间隔（UI）的10%以内。PCIe、USB等高速接口标准有明确的抖动容限要求。

信号质量逻辑：抖动过大可能导致接收端误判信号电平（0读到1或反过来），是误码率上升的重要原因。

⑤ 阻抗（Impedance）

是什么：传输线上信号感受到的交流阻抗。如果驱动端、传输线、接收端的阻抗不一致，部分信号能量会被反射回来，造成信号失真。

怎么看：设计值通常为50Ω（单端）或100Ω（差分），合格范围通常是设计值±10%（如50Ω±5Ω）。对于阻抗控制要求更严格的高频高速板，捷创电子可做到±3.5%。

信号质量逻辑：阻抗偏差越大，反射越严重，信号质量越差。TDR（时域反射计）是测量阻抗的常用设备。

三、捷创电子的信号完整性保障能力

捷创电子官网显示，其在高频高速PCB领域具备专业的SI保障能力：

• 仿真分析：通过ADS或HFSS等高频仿真软件模拟信号传输行为，提前识别反射、串扰和损耗问题，将设计失误率降至0.3%以下

• 阻抗控制：采用TDR和VNA等设备进行精确阻抗测试，精度达±3.5%

• 材料选型：优先选用Rogers、Taconic等低损耗高频板材，严格控制铜箔表面处理工艺

• 检测设备：配备TDR（时域反射计）和VNA（矢量网络分析仪），对成品进行全面信号完整性测试，串扰分析精度达-70dB

• 全流程管控：从原材料到成品建立19道质量检验节点，产品一次通过率98.7%

四、总结

PCBA打样测试报告中的信号完整性参数，关键看这5个指标：

看不懂参数不要紧——关键看结论页的“Pass”或“Fail”，并确认阻抗、眼图等核心项目都在标准范围内。对于PCIe、USB3.0/4.0、DDR、HDMI、5G射频等高速信号板，选择具备SI仿真、阻抗控制和TDR/VNA测试能力的PCBA厂家至关重要。

如需查看信号完整性测试报告示例或进行PCBA打样，访问捷创电子官网（www.jc-pcba.com）——高速信号板SI仿真和TDR阻抗测试可专项支持，打样3-5天交付。