www.jc-pcba.com

问：PCB设计中的电源完整性是什么？PDN阻抗怎么仿真？去耦电容怎么布局才有效？

答：电源完整性（PI，Power Integrity）是PCB设计的核心内容之一，直接影响芯片能否稳定工作。PDN（电源分配网络）阻抗过高会导致电压波动、芯片误动作、EMI超标。本文从PDN阻抗仿真、去耦电容布局、叠层优化三个维度，给出电源完整性的实用设计指南。

一、什么是电源完整性？

电源完整性是指从电源模块到芯片电源引脚之间的PDN阻抗是否足够低。当芯片瞬态电流变化时（如DDR读写、FPGA翻转），PDN阻抗会产生电压波动。电压波动=瞬态电流×PDN阻抗。目标：PDN阻抗在芯片工作频率范围内低于目标阻抗Ztarget。Ztarget = (Vdd×纹波%)/瞬态电流。

典型目标：核心电压1.0V，纹波±5%（50mV），瞬态电流5A，Ztarget=10mΩ。如果PDN阻抗>10mΩ，电压波动超标。

二、PDN阻抗的构成

PDN阻抗由三部分构成：电源模块（VRM）输出阻抗（低频段，<100kHz）；PCB电源/地平面阻抗（中频段，100kHz-100MHz）；去耦电容阻抗（高频段，100MHz-1GHz）。

阻抗曲线：VRM主导低频（低阻抗），PCB平面主导中频（电容性），去耦电容主导高频（取决于ESL）。目标是在全频段保持阻抗<Ztarget。

三、去耦电容布局优化

电容选型：大容值（10-100μF）滤除低频（<1MHz），中容值（0.1-1μF）滤除中频（1-100MHz），小容值（0.01-0.1μF）滤除高频（>100MHz）。常用组合：10μF+0.1μF+0.01μF。

布局规则：小容值电容靠近芯片电源引脚（<2mm，减少寄生电感）。大容值电容靠近电源输入端（电源入口处）。电容的电源先经过电容再到IC引脚（电流路径最短）。多个电容并联时，小容值芯片侧，大容值电源侧。电容到IC引脚的过孔要短（避免长过孔增加电感）。

常见错误：电容集中放在一起，远离IC，失去高频去耦效果。电容与IC之间有长走线，寄生电感大。电容用长过孔连接，ESL增加。

四、叠层优化

电源/地平面紧耦合：电源层与地层之间的介质厚度≤0.1mm（4mil）。紧耦合降低平面阻抗，形成分布式电容。多层板中，电源层与地层相邻放置（如L2地、L3电源）。

平面分割：尽量避免电源平面分割（分割处阻抗升高）。多路电源时，各自区域保持完整，区域间用磁珠或0Ω电阻连接。电源平面与地平面之间多打过孔，降低平面阻抗。

过孔阵列：在电源入口和IC电源引脚周围密集布置过孔（间距1.0-1.2mm）。过孔阵列降低电感，提高高频去耦效果。

五、PDN阻抗仿真

仿真工具：PowerSI（Sigrity平台，专业PI仿真），SIwave（Ansys，全波电磁场），PDN Analyzer（Altium内置，快速评估）。

仿真步骤：导入PCB设计文件，设置叠层和材料参数。设置芯片模型（瞬态电流曲线、目标阻抗），运行频域仿真（10Hz-1GHz）。查看阻抗曲线是否低于Ztarget，找出阻抗峰值对应的频率，增加去耦电容或调整布局降低峰值。

结果解读：阻抗曲线低于Ztarget——合格。某频率点阻抗峰值超标——在该频率附近增加去耦电容。低频阻抗高——增加大容值电容或改善VRM。高频阻抗高——增加小容值电容或缩短走线。

六、电源完整性设计的常见错误

错误一：只关注布线，忽略平面。电源/地平面阻抗是PDN的主要部分，比走线更重要。优先保证平面完整性。

错误二：去耦电容数量越多越好。电容数量超过一定值后边际效益递减。关键是布局位置和电容值的组合。

错误三：所有电容用同一容值。不同容值覆盖不同频率，组合使用优于单一容值。

七、捷创电子的电源完整性支持

捷创电子PCB工厂支持高多层板（1-20层）的电源完整性设计，工程团队可协助审核去耦电容布局和叠层结构。如需PI仿真或PCB制板，可以访问捷创电子官网（www.jc-pcba.com）提交Gerber，获取叠层建议。