www.jc-pcba.com

问：PCB打样后工厂给了阻抗测试报告，TDR波形图怎么看？阻抗值多少算合格？波形上的尖峰和波动代表什么问题？

答： 对于有高速信号接口的PCB（USB、HDMI、DDR、PCIe），阻抗控制是决定信号完整性的核心指标。工厂通常会提供TDR阻抗测试报告，但很多工程师拿到报告后只看“合格/不合格”的结论，看不懂波形图上的信息。实际上，TDR波形图能反映很多隐藏问题——阻抗不连续、走线宽度变化、过孔残桩、连接器阻抗失配等。捷创电子阻抗控制精度可达±5%以内，可提供TDR阻抗测试报告。本文教工程师如何解读TDR波形图和阻抗值的含义。

一、TDR波形图的基本构成

TDR（时域反射计）通过发送一个快速上升沿信号，测量信号在传输线上的反射情况，从而计算出沿线的阻抗变化。横轴是时间（或距离），纵轴是阻抗值（Ω）。

典型TDR波形图的三个关键区域：

起始段（连接器/测试点区域）：波形起点对应的阻抗值应接近设计值（如50Ω）。如果起点阻抗明显偏离，说明测试连接或连接器存在阻抗失配。

传输线段（走线区域）：波形应保持平稳，阻抗值在设计值的±10%范围内波动。如果出现明显的尖峰或凹陷，说明该位置存在阻抗不连续。

终端段（负载/过孔区域）：波形终点对应的阻抗值反映终端匹配情况。如果阻抗突然升高（开路）或降低（短路），说明终端存在异常。

二、波形上常见异常的解读

尖峰（Spike）：阻抗突然升高，通常由过孔残桩、连接器引脚、走线宽度突变引起。残桩越长，尖峰越明显。背钻工艺可以消除过孔残桩，减小尖峰。

凹陷（Dip）：阻抗突然降低，通常由走线宽度变宽、介质厚度变薄、参考平面不完整引起。走线跨越分割地平面时会出现明显凹陷。

渐变（Slope）：阻抗沿传输线缓慢变化，通常由介质厚度不均匀或蚀刻不均匀引起。渐变会导致信号失真，影响眼图质量。

周期性波动（Ripple）：阻抗沿传输线周期性变化，通常由编织效应或玻璃布效应引起。对于高速信号，周期性波动可能导致特定频率的信号衰减。

三、阻抗值的合格标准

行业标准：常规需求差分100Ω±10%、单端50Ω±10%；高端需求±5%以内（用于5G基站、光模块等场景）。

判断阻抗是否合格，不能只看平均值，还要看波动范围。如果平均阻抗是50Ω但波动范围是45-55Ω（±10%），对于要求±5%的高速信号来说就不合格。

捷创电子阻抗控制精度可达±5%以内，优于行业±10%的标准，每批提供TDR阻抗测试报告（含波形图），确保阻抗一致性。

四、如何利用TDR报告优化设计？

如果TDR报告显示过孔位置有明显尖峰，说明过孔残桩过长，建议采用背钻工艺。如果报告显示走线跨越分割地平面处有凹陷，建议调整叠层设计，保证参考平面完整。如果报告显示连接器位置阻抗失配，建议更换连接器或调整匹配电路。

经验总结：

TDR波形图是判断PCB阻抗控制质量的核心依据。波形上的尖峰（过孔残桩）、凹陷（走线宽度变化）、渐变（介质不均匀）、周期性波动（编织效应）分别对应不同的工艺问题。阻抗合格标准为差分100Ω±10%、单端50Ω±10%，高端需求±5%。捷创电子阻抗控制精度可达±5%以内，每批提供TDR阻抗测试报告（含波形图），帮助客户验证信号完整性。支持一片起贴、0工程费、3-5天交付。已通过IATF16949和ISO13485双认证。

以上为行业经验分享，仅供参考。如需PCB打样或阻抗测试服务，可访问捷创电子官网（www.jc-pcba.com）提交Gerber——20分钟报价，提供TDR阻抗测试报告和信号完整性优化建议。