www.jc-pcba.com

问：PCB打样阻抗板为什么要做TDR测试？阻抗偏差到底会影响什么？不测TDR会怎样？

答： 很多工程师做阻抗板打样时，只关注板厂“能不能做”，却不关心“测不测”。阻抗控制不是“设计出来”的，而是“做出来+测出来”的。没有TDR实测报告的阻抗板，相当于没有验证结果。本文解析TDR测试的原理和价值，以及阻抗偏差对信号完整性的实际影响。

一、阻抗控制为什么不能只靠设计？

阻抗控制板的本质，是通过精确控制线宽、线距、介质厚度和介电常数，使走线的特性阻抗匹配设计目标值（如50Ω或100Ω差分）。但设计是一回事，生产是另一回事。

实际生产中影响阻抗的因素包括：蚀刻工序的线宽精度（需达到±10%或更高）、多层板压合时PP片流胶均匀性导致的介质厚度变化、铜箔厚度波动、表面处理工艺对阻抗的影响等。同一款PCB在不同工厂打样，阻抗可能相差±8Ω，这在高集成度IC上足以区分“稳定运行”和“偶发复位”。

这就是为什么阻抗控制板必须做TDR测试。TDR（时域反射计）是测量PCB特性阻抗的核心手段，其基本原理是仪器发射脉冲信号经测试条后折回，测量发射和折回阻抗值的变化，计算机分析后输出特性阻抗。

二、TDR测试的具体要求

测试条（Coupon）设计规范：TDR测试不是直接测实际走线，而是通过PCB板边的测试条（Coupon）来代表实际生产板的阻抗水平。测试条必须与实际信号线具有完全相同的层叠结构、线宽、线距、介质厚度和铜厚。

测试条的关键要求：长度≥150mm（TDR分辨率要求）、宽度≥5倍线宽（减少边缘效应）、探针间距≥2.5mm。每批次至少4条测试条（板边四角各1条），大板每边增加1-2条。

合格标准：TDR测试值应在目标阻抗公差内（±10%或±5%），同一板上不同位置的测试条阻抗差异<目标值的5%。波形平坦说明阻抗连续，有下陷说明电容偏大（线宽偏大或介质变薄）。

阻抗控制板的公差要求通常比普通板严格，常规阻抗板成本比普通板高约10%-20%，但高端高频材料或高精度（±5%）要求下，成本可能高出50%以上。

三、阻抗偏差对信号完整性的实际影响

案例一：过冲/下冲超标。高速IC的输出缓冲器设计为特定输出阻抗，若走线特征阻抗偏离，信号在驱动端和接收端来回反射，轻则造成过冲/下冲超标，重则导致逻辑阈值误判。

案例二：DDR时序不稳定。DDR信号的参考电压容差仅为±2.5%，任何跨分割走线或阻抗突变都可能引入200mV以上的地弹噪声，导致数据采样错误。

案例三：眼图闭合。10Gbps以上信号，阻抗偏差超过±10%时，眼图张开度可能缩小30%以上，误码率急剧上升。这在高集成度IC上足以区分“稳定运行”和“偶发复位”。

四、TDR测试报告的5个关键检查点

看阻抗值：是否在目标公差范围内（±10%或±5%）。捷创电子可做到±5%精度，部分高频材料可达±3.5%。

看波形是否平坦：波形剧烈波动说明阻抗不连续。捷创电子每批次阻抗板附TDR测试报告（含波形图+实测值）。

看测试条数量：是否覆盖板边四角（至少4条），确保均匀性。

看位置一致性：同一板上不同位置测试条，阻抗差异应<目标值的5%。

看是否标注“板内阻抗”还是“测试条阻抗”：板内实际阻抗与测试条可能存在偏差，高端客户要求实测板内阻抗。

五、总结

阻抗控制不是“设计出来就完事了”，TDR测试是验证阻抗是否达标的唯一手段。没有TDR报告的阻抗板，相当于没有经过最终检验。捷创电子使用生益/建滔高频板材，配备TDR测试仪，每批次阻抗板附TDR测试报告（含波形图+实测值），阻抗控制精度可达±5%。如需阻抗板PCB打样，可以访问捷创电子官网（www.jc-pcba.com）提交Gerber，获取阻抗计算和TDR测试方案。