www.jc-pcba.com

问：2800片PCBA贴完才发现内层短路，整批报废。到底是设计问题还是板厂问题？怎么提前发现？

答：近期电子工程专辑报道了一起真实行业事件：2800片四层USB显卡PCB，在SMT贴片完成后整批出现内层短路。单板成本加SMT费用接近50元，总损失超14万，更别说耽误的出货时间了。最关键的是：这批板子的设计文件跟一年前生产过的一批完全一样。为什么第一次没问题，第二次就全短路了？本文拆解这起事故的根源，并告诉你怎么避免重蹈覆辙。

一、2800片PCB批量短路，问题出在“重新铺铜”

第一批没问题，第二批全短路——问题出在板厂工程处理方式的差异。

第一次采用的是“还原铺铜”（Hatch），即把设计原稿的铜皮形状还原出来，不改变设计本身。

第二次换了一个工程人员，采用了“重新铺铜”（Flood），相当于重新计算了所有铜皮，结果把设计文件中一个原本不规范操作的过孔和不该连接的铜皮连在了一起。

关键是，PCB厂做的是“板子”，PCBA加工厂做的是“装配”，两者的关注点完全不同。很多人把PCB和PCBA当成前后两个独立阶段，觉得PCB打样没问题，PCBA自然也没问题，结果2800片板子贴完了才发现问题。

二、设计不规范，是事故的“种子”

问题的根源，其实是设计端埋下的一颗“雷”。PADS软件中，“重新铺铜”（Flood）和“还原铺铜”（Hatch）是完全不同的操作——前者根据当前设计规则重新计算生成铜皮，后者只是把铜皮从轮廓框显示为填充状态。

如果设计本身存在不规范操作，比如把两个本该隔离的网络临时处理成“看起来相连”的状态，不知情的人进行一次“重新铺铜”，就可能把它们连在一起。

三种最容易埋雷的设计做法：

错误使用“实心填充”而非“智能铺铜”：前者会无条件连接覆盖区域内所有对象，可能导致短路而DRC不会报错。

未开启DRC检查或间距规则设置不当：如果间距值设得过大（不报该报的错）或过小（放过不该放过的短路），问题就会流出设计阶段。

不同网络过孔重叠或孔壁距离过近：在PCB的不同层上，两个不同网络的过孔如果位置重叠或距离过近，就可能通过孔壁导通，形成短路。这些错误只要开启DRC检查就能拦截。

更关键的是——某些特定设计手法可能导致DRC也不报错。比如跨铺铜不同网络重叠，若未设置网络优先级或规则不对应，短路可能被DRC漏检。

三、如何避免14万级别的批量报废？

设计阶段开启DRC并设置正确的间距规则：不同EDA软件都有DRC检查功能，只要开启并且设置了合理的间距参数，不同属性网络之间的任何潜在短路——不管是在哪一层、什么对象之间——都会报错提醒。

换板厂或换工程人员时做小批量验证：同一款PCB，换一家板厂或换了板厂的工程人员，理论上都要重新做小批量验证。因为你不知道对方的工程处理流程和你之前合作的那家是否一致。

设计阶段让制造端参与评审：很多问题在样机阶段看不出来，一到SMT产线就暴露。如果能在设计阶段就把可制造性问题排查掉，批量生产的良率会大幅提升。

捷创电子提供DFM预审服务，针对内层短路风险、独立焊盘问题、不同网络铜皮重叠等常见“埋雷”设计进行专项排查，将可制造性问题扼杀在源头上，避免14万级别的批量报废事故。访问捷创电子官网（www.jc-pcba.com）提交Gerber，让设计问题在投产前被发现。