www.jc-pcba.com

随着BGA、QFN等高密度封装普及，许多芯片引脚无法引出物理测试点，传统ICT测试覆盖率大幅下降。边界扫描（Boundary Scan，JTAG）通过芯片内置的移位寄存器链，无需物理探针即可测试芯片间互连的开路、短路和逻辑功能。本文详解边界扫描的原理、测试流程及故障诊断方法，帮助工程师在无测试点的情况下实现高覆盖测试。

一、什么是边界扫描（JTAG）？

边界扫描是IEEE 1149.1标准定义的测试方法，在芯片的每个I/O引脚与内部逻辑之间插入一个边界扫描单元（BSC）。所有BSC串联成移位寄存器链，通过TAP（Test Access Port）接口（TCK、TMS、TDI、TDO）控制。测试时，通过TDI将测试向量移入BSC，施加到输出引脚；从输入引脚捕获响应，通过TDO移出并与预期值比对。

优点：无需物理测试点，可测试BGA、QFN等不可测节点。测试覆盖率可达90%以上。可测试芯片间互连的开路、短路。可测试存储器、逻辑功能。缺点：需要芯片支持JTAG（并非所有芯片都支持）。测试程序开发复杂。测试速度比ICT慢。

二、JTAG接口与测试流程

JTAG接口引脚：TCK（测试时钟，驱动测试逻辑）；TMS（测试模式选择，控制状态机）；TDI（测试数据输入，移位数据进入）；TDO（测试数据输出，移位数据输出）；TRST（可选，测试复位）。通常4线（TCK/TMS/TDI/TDO）或5线（加TRST）。

测试流程：

1. 连接确认（IDCODE）：读取芯片IDCODE，确认JTAG链路连接正常。
2. 互连测试（EXTEST）：测试芯片间连线。步骤：通过TDI将测试向量移入驱动芯片的输出BSC；驱动芯片输出固定电平；接收芯片输入BSC捕获电平；通过TDO移出数据；比对预期值，判断开路/短路。
3. 功能测试（INTEST/RUNBIST）：测试芯片内部逻辑（部分芯片支持）。
4. 编程/调试：通过JTAG烧录FPGA、MCU固件。

三、PCB设计的JTAG可测试性要求

JTAG链设计：将所有支持JTAG的芯片串联成菊花链。TDO接下一芯片TDI，最后一个芯片TDO接回测试点。链中芯片数量不宜过多（<10个），否则测试时间过长。信号完整性要求：JTAG信号走线应尽量短（<150mm），加串联电阻22-33Ω减少反射。

测试点预留：至少保留TCK/TMS/TDI/TDO四个测试点（可共用边界扫描连接器）。测试点可用0.5mm间距的排针或专用连接器。

多链设计：大型PCB可设计多条JTAG链，并行测试。需要JTAG多路复用器。

电源与复位：测试时芯片必须上电，复位引脚必须处于无效状态（高电平或低电平）。

四、边界扫描测试覆盖率分析

可测节点：芯片之间的互连线（100%可测）；芯片到连接器的连线（可测，但连接器端无BSC，需配合外部夹具）；芯片到无JTAG元件的连线（不可测，需ICT辅助）。

典型覆盖率：CPU+FPGA+多个外设的设计，边界扫描覆盖率可达85-95%。不可测部分：电源、地网络；模拟电路；非JTAG芯片。

提升覆盖率：为无JTAG元件（如电阻排）增加虚拟测试点；混合测试（边界扫描+飞针ICT）。

五、故障诊断与调试

开路故障：驱动芯片输出1，接收芯片读到0 → 开路。TDR（时域反射计）定位开路位置（可选）。

短路故障：驱动芯片A输出1，驱动芯片B输出0，接收芯片读到X（不定态）→ 短路。穷举法逐段定位。

诊断报告：边界扫描软件自动生成诊断报告，标注故障网络和故障类型。

六、边界扫描的局限性

局限一：芯片必须支持JTAG。不是所有芯片都有边界扫描（模拟芯片、分立元件无）。某些廉价MCU不完整实现JTAG。

局限二：测试速度慢。测试链越长，移位数据量越大，耗时越长。10个芯片链，测试时间可能1-5秒。

局限三：需要专用软件。边界扫描软件（如XJTAG、Corelis）价格较高（数千至数万美元）。开源方案有限。

局限四：无法测模拟信号。电压、纹波、频率无法通过JTAG测。

七、边界扫描与ICT的互补策略

最佳实践：高密度数字部分用边界扫描（节省测试点空间）；电源、模拟部分用ICT/飞针；二者组合，总覆盖率可达95%以上。

八、捷创电子的边界扫描测试服务

捷创电子在PCBA测试中，可为客户提供边界扫描测试方案。工程团队根据原理图设计JTAG测试链，编写测试程序，诊断互连故障。对于无法引出物理测试点的高密度BGA设计，边界扫描是最佳解决方案。如果您有PCBA测试需求，可以访问捷创电子官网（www.jc-pcba.com）咨询测试方案。