www.jc-pcba.com

差分信号（如USB、HDMI、PCIe、LVDS）因其抗干扰能力强、信号质量好，被广泛应用于高速接口。但差分信号的PCB设计比单端信号更严格——等长、等距、紧耦合缺一不可。本文详解差分信号的三大设计规则及其容差要求，帮助工程师避开常见陷阱。

一、差分信号的基本原理

差分信号由一对互补的信号（P和N）组成，两者振幅相等、相位相反。接收端检测的是P与N的差值，而非对地电压。这种结构使得外界共模噪声同时耦合到两条线上，差值不变，因此抗干扰能力强。

设计差分线的核心目标：保证P和N的传播延迟相同、阻抗一致、耦合紧密。任何不对称都会导致“共模转换”——部分差分信号变成共模噪声，辐射增加、信号质量下降。

二、规则一：等长（Length Matching）

原理：如果P线和N线长度不同，信号到达接收端的时间不同，会产生相位差。相位差越大，差分信号转共模噪声越严重。

容差要求：常见接口的等长容差：USB 2.0（480Mbps）±50mil（1.27mm）；USB 3.0（5Gbps）±5mil（0.127mm）；PCIe 3.0（8Gbps）±5mil；HDMI 1.4（3.4Gbps）±10mil；千兆以太网（125MHz）±25mil。容差与信号上升时间有关，上升沿越陡，容差越小。经验公式：ΔL ≤ 0.1 × tr × v（tr为上升时间，v为信号速度约6in/ns）。例如tr=100ps，ΔL≤0.1×0.1ns×6=0.06in≈1.5mil，非常严格。

实现方法：在布线时，通过蛇形绕线补偿长度差。蛇形线应绕在长度较短的那条线上。蛇形线的波峰高度应尽量小（≤2倍线宽），间距≥3倍线宽，以减少串扰。绕线应靠近源端，避免在接收端绕线。

常见错误：等长只计算走线，忽略过孔和封装引线长度。过孔长度（板厚）和IC内部引线差异可能需要补偿。

三、规则二：等距（间距匹配）

原理：差分线的特性阻抗取决于线宽和线间距。如果间距发生变化（如局部拉开避让过孔），阻抗会突变，引起反射。

容差要求：差分线间距应全程保持一致，变化≤±2mil（0.05mm）。在BGA区域或连接器附近，间距可能被迫拉大，此时应计算新间距下的阻抗，尽量接近目标值。

特殊处理：差分对转弯时应采用弧形或45°拐角，避免90°直角（阻抗突变）。相邻差分对之间的间距应≥3倍线宽（减少串扰）。差分对与其它信号线的距离≥4倍线宽。

四、规则三：紧耦合（Tight Coupling）

原理：差分线应彼此靠近，使电磁场主要分布在两线之间，减少对外的辐射和对外界干扰的敏感度。紧耦合也使得阻抗对线宽变化更敏感，对间距变化较不敏感，制造公差影响更小。

设计原则：差分线间距应≤2倍线宽（通常S=W）。例如线宽0.1mm，间距0.1mm。间距过大（S>3W）时，差分线退化为两根独立单端线，失去差分优势。

与地平面的关系：差分线上方和下方应有连续地平面。地平面距离差分线越近，差分阻抗越小（带状线）。差分对之间的地平面不应被分割。

五、差分信号的阻抗计算

差分阻抗Zdiff = 2 × Z0 × (1 - k)，其中Z0为单端特性阻抗，k为耦合系数（0-1，k越大耦合越强）。常用目标差分阻抗：USB、PCIe、LVDS为100Ω；HDMI、以太网为100Ω；RS-485为120Ω。

调整阻抗的方法：增大线宽→Z0↓→Zdiff↓；增大间距→耦合减小→Zdiff↑；减小介质厚度→Z0↓→Zdiff↓；降低介电常数（Dk）→Z0↑→Zdiff↑。

六、差分信号的过孔设计

差分对换层时，必须同时换层，且过孔对称布置。在过孔旁加接地过孔（回流孔），间距≤1mm。差分过孔之间的间距应等于差分线的间距。避免差分过孔之间出现多余过孔。

背钻：对于高速差分信号（>10Gbps），过孔残桩会严重影响信号质量，应使用背钻工艺消除残桩。

七、常见设计错误及排查

错误一：蛇形绕线太密。蛇形线波峰间距<3倍线宽，造成自串扰。解决：加大间距。

错误二：差分对跨越地平面分割。回流路径不连续，产生辐射。解决：确保地平面完整，或跨分割时加桥接电容。

错误三：连接器或IC内部的差分不等长。封装内引线长度差异可能高达几十mil。解决：在PCB上补偿封装内长度差。查阅IC封装资料，计算内部引线长度。

八、捷创电子的差分信号PCB制板能力

捷创电子PCB工厂支持差分线阻抗控制（±10%或±5%），提供TDR阻抗测试报告。公司工程团队可审核差分线设计的等长、等距、耦合情况，并给出优化建议。如果您有高速差分信号PCB设计或制板需求，可以访问捷创电子官网（www.jc-pcba.com）提交Gerber，获取DFM评审和阻抗计算服务。