www.jc-pcba.com

EMC（电磁兼容）测试是电子产品上市前的一道关键门槛。很多产品在EMC实验室失败后，工程师才开始排查PCB设计问题——环路过大、回流路径不连续、层叠结构不合理。这些问题如果在Layout阶段提前规避，可以节省数周的整改时间和数万元的测试费用。本文总结8个从源头抑制辐射的PCB设计技巧。

一、误区：EMC整改靠加磁珠、加屏蔽罩

很多工程师认为EMC问题可以后期“补”——加磁珠吸收干扰、贴铜箔屏蔽、甚至重新开模做金属罩。但事后整改往往事倍功半，加磁珠可能影响信号质量，屏蔽罩增加成本和重量。正确的做法是从PCB Layout源头控制辐射。

以下8个技巧贯穿层叠设计、走线规划、回流路径、滤波布局四个维度。

二、技巧1：合理设计层叠结构

多层板的层叠设计决定了信号的回流路径。典型的6层板推荐叠层：顶层（信号）→地平面→内层信号→电源平面→地平面→底层（信号）。关键信号布放在靠近地平面的层，让回流路径最短。避免两个信号层相邻，否则层间串扰严重。电源平面和地平面紧密耦合（间距≤0.1mm），形成高频去耦电容。

捷创电子的PCB制板支持客户自定义叠层，并提供阻抗计算服务。

三、技巧2：高频信号走带状线

表层微带线会向空间辐射能量，而内层带状线被上下地平面包围，辐射大幅降低。对于时钟、高速数据线（如USB 3.0、PCIe、HDMI），建议走内层带状线。带状线两侧的地平面需通过大量过孔连接，形成“法拉第笼”。

四、技巧3：控制信号回路面积

信号电流从源端流向负载，再通过地平面返回。回流路径所包围的面积越大，辐射越强。高频信号必须有完整的地平面作为参考，禁止跨分割。跨分割时回流电流绕行，形成大环路。跨层换层时，在过孔旁边加接地过孔，提供连续的回流路径。

五、技巧4：时钟线包地并打地过孔

时钟信号是EMI的主要来源。建议时钟线两侧包地线（地线宽≥信号线宽的3倍），并每隔5-10mm打一个接地过孔，将地线连接到地平面。包地线形成“同轴电缆”结构，将电磁场限制在内部。差分时钟（如LVDS）不需要包地，但要保证差分对内等长、紧耦合。

六、技巧5：去耦电容布局与选型

IC的电源引脚必须在最近位置放置去耦电容（距离≤2mm）。大容值电容（10μF）滤除低频噪声，小容值（0.1μF、0.01μF）滤除高频噪声。电容摆放时，电源先经过电容再到IC引脚，电流回路最小化。多个电容并联时，小容值靠近IC。使用X7R或C0G材质，避免Y5V（温度稳定性差）。

七、技巧6：避免数字/模拟分区时的跨区走线

混合信号PCB常将数字地和模拟地分开，最后单点连接。但如果有信号线跨越两个区域，回流电流会绕远路，形成大环路辐射。正确做法：所有跨区信号线必须在分割区附近加回流地过孔或桥接电容。更好的方法是不分割地平面，而是将PCB分区布局（数字、模拟、射频各占一块），地平面保持完整。

八、技巧7：I/O接口的滤波与防护

连接器、按键、指示灯等I/O接口是辐射泄漏的通道。在每个I/O信号线上串联磁珠或电阻（22-100Ω），对地并联电容（10-100pF）。接口附近的金属外壳必须接地（多点接地），形成屏蔽。差分接口（USB、以太网）的共模电感不能省略。

九、技巧8：开关电源Layout注意事项

DC-DC转换器的SW节点有高dv/dt，是强辐射源。SW节点铜皮面积在保证载流能力的前提下尽量小。电感下方禁止布设敏感信号线。反馈回路（FB）远离电感和SW节点。输入电容和输出电容靠近IC，地回路尽量短。

十、EMC预测试与整改流程

Layout完成后，建议用近场探头配合频谱仪扫描PCB，定位辐射热点。重点检查时钟、开关电源、排线接口。发现问题后，针对性地加磁珠、电容或地屏蔽。捷创电子可为客户提供PCB设计的EMC建议，帮助客户提高一次通过率。

十一、捷创电子的PCB设计与制造支持

捷创电子提供从Layout设计到PCB制板、SMT贴装的一站式服务。公司工程团队可在设计阶段审核EMC/EMI风险，并提供优化建议。如果您有PCB设计或EMC问题，可以访问捷创电子官网（www.jc-pcba.com）提交资料，获取DFM和EMC评审。